RISC-V MCU中文社区

【求助】 怎样编译官方自带测试用例生成dump文件和verilog文件?

发表于 开源蜂鸟E203 2022-09-01 13:33:50
2
237
0

想要编译e203_hbird/riscv-tools/riscv-tests/isa/rv64uf文件夹里面的一些*.s文件,生成dump文件和verilog文件,以用于vivado下的总工程的仿真。备注:已自行添加了fpu模块。
求各位懂这一块的大佬不吝赐教,谢谢。

喜欢0
用户评论 (2)
talent545

talent545 实名认证

懒的都不写签名

积分
问答
粉丝
关注
  • RV-STAR 开发板
  • RISC-V处理器设计系列课程
  • 培养RISC-V大学土壤 共建RISC-V教育生态
RV-STAR 开发板