RISC-V MCU中文社区

【分享】 DES加密运算模块结构设计

发表于 全国大学生集成电路创新创业大赛 2021-06-10 16:15:35
0
2098
0

队伍编号:CICC1905     队伍名称:青稞战队

DES加密运算模块使用纯组合逻辑完成初始IP置换、E扩展置换、P盒置换和初始IP逆置换的设计。加以一个以keysel为选通信号的二选一选通器选择置换结果,1为初始置换结果,0为中间结果,将输入分为左右两部分。配合一个寄存器堆L存储LiRi的运算结果,保留到下一轮迭代运算。

DES加密运算模块其外框图见图3-6所示,外部信号定义见表3-10所示。

 

3-6 DES加密运算模块外框图

Fig.3-6 Block diagram of DES encryption operation module

 

3-10 DES加密运算模块外部信号定义

Tab.3-10 DES encryption operation module external signal definition

信号名称

信号方向

宽度

信号描述

clk

input

1

时钟信号,上升沿有效

rst_n

input

1

复位信号,低电平有效

start

input

1

加解密使能信号,高电平有效

keysel

input

1

二选一选通器控制信号,1为初始置换结果,0为中间结果

subkey

input

48

子密钥输入

text

input

64

明文/密文输入

dout

output

64

加密/解密结果输出

喜欢0
用户评论

积分
问答
粉丝
关注
  • RV-STAR 开发板
  • RISC-V处理器设计系列课程
  • 培养RISC-V大学土壤 共建RISC-V教育生态
RV-STAR 开发板