RISC-V MCU中文社区

【分享】 E203工程源码时钟树解析

发表于 全国大学生集成电路创新创业大赛 2021-06-25 12:00:37
1
2830
10

大家好,我们是集创赛 好家伙团队(CICC1061)。我们使用的是芯来科技提供的hbirdv2_E203软核以及芯来科技MCU200T开发板,板上的FPGA芯片是XILINX的XC7A200T-FBG484。

通过分析顶层模块MCU200T的system.v文件以及引脚约束文件,和rtl文件夹内的源码,我们参考源码绘制了E203在MCU200T的时钟树,方便我们团队对E203源码的时钟进行修改,分享如下:


喜欢10
用户评论 (1)
  • 飞鱼飞啊飞

    2023-09-17 17:37:52 飞鱼飞啊飞 1#

    RTC的模块的实时时钟是对32768分频得来的,可是代码中却没找到,综合约束不知道该怎么弄。

fan

fan 实名认证

懒的都不写签名

积分
问答
粉丝
关注
  • RV-STAR 开发板
  • RISC-V处理器设计系列课程
  • 培养RISC-V大学土壤 共建RISC-V教育生态
RV-STAR 开发板