RISC-V MCU中文社区

在verilog testbench中运行测试用例时,运行到make run_test出错

发表于 开源蜂鸟E203 2020-03-31 23:40:55
10
1914
0

按照胡老师书上的在verilog testbench中运行测试用例时,在运行到make run_test步骤时出错,查了很多方案没有解决。错误如下显示:


喜欢0
用户评论 (10)
  • KY

    2021-04-26 18:59:43 KY 1#

    华子

    先查看ls -l /bin/sh,看看当前默认的是什么shell,Ubuntu一般默认为bash。 采用命令sudo dpkg-reconfigure dash,然后选择否。

    感谢大佬

  • Ulrich

    2021-04-13 22:31:04 Ulrich 2#

    华子

    先查看ls -l /bin/sh,看看当前默认的是什么shell,Ubuntu一般默认为bash。 采用命令sudo dpkg-reconfigure dash,然后选择否。

    确实可以!跑通了!感谢!!!

  • 华子

    2020-09-22 07:57:28 华子 3#

    hdzx

    我改了Makefile中的两个shell,怎么运行还是不行?

    先查看ls -l /bin/sh,看看当前默认的是什么shell,Ubuntu一般默认为bash。 采用命令sudo dpkg-reconfigure dash,然后选择否。

  • hdzx

    2020-04-21 14:18:42 hdzx 4#

    hdzx

    请问哪里的shell?

    我改了Makefile中的两个shell,怎么运行还是不行?

  • hdzx

    2020-04-21 14:02:58 hdzx 5#

    hdzx

    好的,谢谢,我试试

    请问哪里的shell?

  • hdzx

    2020-04-21 13:45:50 hdzx 6#

    fog1

    我刚刚找到问题了,把shell改成bash就好了........

    好的,谢谢,我试试

  • fog1

    2020-04-12 22:03:38 fog1 7#

    fog1

    我也遇到了这个问题。请问你解决了吗?我的图是这样的

    我刚刚找到问题了,把shell改成bash就好了........

  • fog1

    2020-04-12 21:51:37 fog1 8#

    我也遇到了这个问题。请问你解决了吗?我的图是这样的

  • JD

    2020-04-06 14:32:02 JD 9#

    缺省的run. Makefile 中的 SIM_EXEC直接返回的是测试成功,并没生成{testcase }.log文件,我猜测因此 |& tee 出错导致了异常退出。


    Run. Makefile 中没有指定仿真工具,需要自己修改成iverilog或vcs, 使用vcs 请参考https://www.cnblogs.com/mikewolf2002/p/11399364.html

  • 领主文

    2020-04-02 10:36:06 领主文 10#

    图片好像有些问题,可以把错误打印内容复制出来吗

关于作者
hdzx

hdzx 未通过人工认证

懒的都不写签名

问答
粉丝
3
关注
0
  • 早春营|RISC-V处理器嵌入式开发
  • RV-STAR 开发板
  • RISC-V处理器设计系列课程
  • 培养RISC-V大学土壤 共建RISC-V教育生态
早春营|RISC-V处理器嵌入式开发