RISC-V MCU中文社区

【求助】 self-cheack testcase与testbench区别

发表于 开源蜂鸟E203 2021-10-27 17:42:52
0
310
0

小白入门求教

书中的self-cheack testcase与testbench有什么区别么?

或者说这两个之间有联系么?

实际问题:我自己写出来一个NICE的协处理器扩展,在vivado中仿真成功,

现在想做指令扩展测试,是要做testbench测试么?

先提前感谢大佬帮助了~

喜欢0
用户评论
关于作者
Joker

Joker 通过人工认证

懒的都不写签名

问答
粉丝
2
关注
3
  • RV-STAR 开发板
  • RISC-V处理器设计系列课程
  • 培养RISC-V大学土壤 共建RISC-V教育生态
RV-STAR 开发板