RISC-V MCU中文社区

【求助】 修改自测试用例run_test遇到的问题

发表于 开源蜂鸟E203 2022-04-08 22:26:29
3
1492
0

我修改了add.S文件,想让make run_test SIM=iverilog后出现file.可是编译不了,add.S文件也没显示更新。


可是我在测试自测试用例的时候,make compile SIM=iverilog时。提示make[1]: Nothing to be done for 'compile'.怎么解决啊。


有没有大佬知道怎么解决啊,求求了

喜欢0
用户评论 (3)

未通过实名认证

懒的都不写签名

积分
问答
粉丝
关注
  • RV-STAR 开发板
  • RISC-V处理器设计系列课程
  • 培养RISC-V大学土壤 共建RISC-V教育生态
RV-STAR 开发板