喜欢1次
蜂鸟E203 e203_ifu_ifetch.v模块中，assign ir_valid_set = ifu_rsp_hsked & (~pipe_flush_req_real) & (~ifu_rsp_need_replay);
assign ir_pc_vld_set = pc_newpend_r & ifu_ir_i_ready & (~pipe_flush_req_real) & (~ifu_rsp_need_replay);
ir_valid_set 与 ir_pc_vld_set 这两个信号应该同时成立或者同时不成立，两个信号成立的条件应该是一样的，可代码明显不太一样，请问是什么原因？
