RISC-V MCU中文社区

【求助】 问题求助

发表于 开源蜂鸟E203 2023-02-05 21:18:17
0
1505
1

蜂鸟E203 e203_ifu_ifetch.v模块中,assign ir_valid_set = ifu_rsp_hsked & (~pipe_flush_req_real) & (~ifu_rsp_need_replay);
assign ir_pc_vld_set = pc_newpend_r & ifu_ir_i_ready & (~pipe_flush_req_real) & (~ifu_rsp_need_replay);
ir_valid_set 与 ir_pc_vld_set 这两个信号应该同时成立或者同时不成立,两个信号成立的条件应该是一样的,可代码明显不太一样,请问是什么原因?

喜欢1
用户评论
Xie

Xie 实名认证

懒的都不写签名

积分
问答
粉丝
关注
  • RV-STAR 开发板
  • RISC-V处理器设计系列课程
  • 培养RISC-V大学土壤 共建RISC-V教育生态
RV-STAR 开发板