RISC-V MCU中文社区

【分享】 Xilinx BRAM IP核配置及其例化

发表于 开源蜂鸟E203 2023-05-23 18:43:18
0
2072
0

一、队伍介绍

报名编号:CICC2740
团队名称:管他三七二十一
学校名称:华中科技大学
队伍成员:龚绎天、李泽立、王欣倓
指导老师:王超
大家好,本篇是我们队伍的第三篇分享,主要内容是介绍一下如何在vivado中配置和使用Xilinx BRAM IP核。水平有限,如有错误,欢迎大家批评指正。

二、主要内容

首先在IP catalog中搜索 BRAM ,点击BRAM GENERATOR。

接口方式有五种,一般使用simple dual port ram
Simple Dual Port RAM,简单双口RAM,一口读一口写,可以实现同时读写
Simple Port RAM,单口RAM,无法实现同时读写。
True Dual Port RAM,真双口RAM ,每个端口都可以进行读和写。

其中 width代表数据位宽,depth代表数据个数

操作模式建议选择写优先,一般只有使用coe初始化后不再写BRAM,才使用读优先
RAM内存空间的初始化可以通过装载.coe文件,格式如下:
MEMORY_INITIALIZATION_RADIX=16; //表示数据的进制类型
MEMORY_INITIALIZATION_VECTOR= //表示存储的数据
7ADB,BDB2,5646,88D5,74E9,D990,481D,69A9,2DA4,E097;(每个数据用逗号隔开,最后一个数据使用分号结尾)

点击summary可以查看消耗资源的格式,可以看到片上的BRAM资源是量子化(block)的,所以通过合理分配例化BRAM的大小,可以提高片上block的利用率。

例化完成以后,进行综合,可以通过report utilization来查看资源消耗情况
图片alt
可以看到使用的板子(DDR200T)共有365 block的bram资源,本次共使用了337.5
图片alt

喜欢0
用户评论
小王

小王 实名认证

懒的都不写签名

积分
问答
粉丝
关注
  • RV-STAR 开发板
  • RISC-V处理器设计系列课程
  • 培养RISC-V大学土壤 共建RISC-V教育生态
RV-STAR 开发板