RISC-V MCU中文社区

【求助】 两个预编译的作用是什么?

发表于 开源蜂鸟E203 2021-04-28 08:23:13
1
75
0

这两个预编译的作用是什么?vivado是不是可以编译system  verilog的语法,而modelsim却不能呢?谢谢!!!

喜欢0
用户评论 (1)
  • 胡灿

    2021-04-28 10:03:24 胡灿 1#

    这个就是一个assertion,在仿真时用来检测x态的。

    modelsim应该也可以支持sv吧,应该需要一个设置,自行网上搜索下吧

关于作者
Xie

Xie 未通过人工认证

懒的都不写签名

问答
粉丝
0
关注
1
  • 早春营|RISC-V处理器嵌入式开发
  • RV-STAR 开发板
  • RISC-V处理器设计系列课程
  • 培养RISC-V大学土壤 共建RISC-V教育生态
早春营|RISC-V处理器嵌入式开发