首页
新闻资讯
快速入门
专栏
论坛讨论
培训视频
Nuclei Studio
大学计划
搜索
认证开发者
创建组织
发布软件包
登录
懂得分享的人,往往能收获更多
致力于RISC-V技术的推广,提供交流学习的开放平台
一键登陆
RISC-V IP
淘宝店铺
公众号
硅农亚历山大
一键登陆
首页
新闻资讯
快速入门
专栏
论坛讨论
培训视频
Nuclei Studio
大学计划
首页
论坛讨论
语法
语法
语法相关的小组
语法相关的帖子
我想能看懂risc v cpu设计代码,要看哪些书?
verilog
语法
我是软件专业的,了解过verilog语法,想从rtl抽象级别上了解计算机的原理,然后买了一本手把手教你设计cpu这本书,我感觉我是有点不自量力,觉得了解verilog语法就能看懂,想问一下,我接下来应...
来自:
开源蜂鸟E203
版块(
oomdy
发表于:1765 天前)
3656
1
0
【求助】 两个预编译的作用是什么?
编译
谢谢
语法
modelsim
却不
不能
这两个预编译的作用是什么?vivado是不是可以编译system verilog的语法,而modelsim却不能呢?谢谢!!!
来自:
开源蜂鸟E203
版块(
Xie
发表于:1241 天前)
1942
1
0
【分享】 语法纠错和testbench的自动生成
testbench
verilog
安装
语法
需要
自动
1.队伍介绍队伍编号:CICC2663 队伍名称:太湖电子竞技小队2.内容简介在编写Verilog代码时,我一般都是先在编辑器上写完,因为编辑器vscode或者notepad++可以提供语法高亮和自动...
来自:
全国大学生集成电路创新创业大赛
版块(
发表于:888 天前)
2631
0
2
热门标签
芯片
RISC-V
开源
NucleiStudio
openocd
调试器
CPU
科技
IP
gcc
HbirdV2-SoC
Hbird-SDK
nuclei-sdk
性能
安全
支持
内核
CM32M433R-START
峰会
DDR200T
MCU200T
控制
处理
提供
模块
场景
指令
系列
Nuclei
仿真
更多...
RV-STAR 开发板