RISC-V MCU中文社区

【求助】 vivado仿真问题

发表于 全国大学生集成电路创新创业大赛 2021-05-28 16:55:40
1
1863
1

用VCS仿真没问题,用vivado仿真时添加rtl时就出现错误;

出错在rtl里断言语法上(assert property),这会导致编译不通过;

该如何解决?

喜欢1
用户评论 (1)
  • 胡灿

    2021-05-31 11:37:36 胡灿 1#

    可以在e203_defines.v里面加上一个define DISABLE_SV_ASSERTION

hust彦

hust彦 实名认证

???

积分
问答
粉丝
关注
  • RV-STAR 开发板
  • RISC-V处理器设计系列课程
  • 培养RISC-V大学土壤 共建RISC-V教育生态
RV-STAR 开发板