-
在仿真时需要添加.verilog文件，但我们编译产生的是.elf或者.hex文件，想知道这个.verilog文件是怎么生成的？在common.mk文件中，有C_OBJS : $(C_SRCS:.c.o...
-
《手把手教你设计CPU》书上运行Verilog仿真测试那章说为了重现仿真环境，最好在Linux环境下。不知道移植蜂鸟是否需要在Linux环境下，直接在Windows操作系统可否移植开发。
-
从GitHub上下载的压缩包解压后，按照doc目录下的手册，进行操作后，发现报错。打开Makefile发现，e203原版的仿真工具是iverilog。我的仿真工具是vcs，故需要修改Makefile文...
-
最近在玩e203_hbirdv2，利用默认的case 可以仿真。现在想自己写C code 进行仿真，请问该如何编译？有没有 详细的教程。谢谢！
-
提出问题用最新的官方编译器得到的汇编文件在程序开始运行时会有很多初始化和预处理的步骤，但是仿真时不需要这些初始化，我们只关心main函数开始后CPU及NICE_core的表现。否则可能会仿真很久。解决...
-
本文利用NucleiStudio IDE 和 vivado 对 NICE demo协处理器进行软硬件联合仿真。1. 下载demo_nice例程：https://github.com/Nuclei-So...
-
本人发现还有许多朋友在寻找如何仿真蜂鸟E203的方法，并且目前论坛内还没出现过一代蜂鸟E203（基于hbirdkit和nucleikit）仿真教程，由于本人使用的板子便是hbirdkit，因此特来分享...
-
nuclei studio会报出如下错误，不知道为什么，想请有识之士解答。使用生成的.verilog在vivado中按照论坛帖子步骤进行仿真也不能出现正确结果，请问这一步报错会影响生成的.Verilo...
-
求问大神，我想像demo_nice例子一样仿真看核内部信号，尝试在IDE中写内部寄存器值，然后转成.verilog用于vcs仿真读入ITCM，这总思路是对的吗，为什么按照demo_nice的例子编译时...
-
我们现在做仿真的时候，有三个指令，其一加载启动信号，其二加载数据（我们用了两条指令，同时指定同一源寄存器），但是在仿真过程中，我们总是只出现一个指令的波形图（是正确的），但是按道理有两条指令，按一定顺...
-
学识渊博的人你好，我们在编写软件程序的时候出现的一些问题。在仿真执行自定义custom指令时，只能执行软件程序中所调用第一条，而后在仿真中会退出该指令无限进入idle状态不能进行下一条软件所调用指令；...
-
一、 队伍介绍 本参赛队队名为“Supernove”，报名编号：CICC2796。本篇为蜂鸟E203系列分享第一篇。本篇介绍的内容是Hbirdv2在vivado2018.3上的仿真工作。 二、 前...
-
一、 队伍介绍本参赛队队名为“Supernova”，报名编号：CICC2796。本篇为蜂鸟E203系列分享第一篇。本篇介绍的内容是Hbirdv2在vivado2018.3上的仿真工作。二、 前言仿...
-
大家好，我们是好好学习队，队伍编号为CICC2962，在这边分享一个有些同学在Vivado中仿真之后没有出现仿真结果的解决方法。 一般，在添加好工程所需要的design sources和s...
-
用VCS仿真没问题，用vivado仿真时添加rtl时就出现错误；出错在rtl里断言语法上（assert property），这会导致编译不通过；该如何解决？
![[火]](/public/images/hot_1.gif "[火]")
![[超级火]](/public/images/hot_3.gif "[超级火]")
