RISC-V MCU中文社区

【分享】 E203除法器优化

发表于 开源蜂鸟E203 2023-05-30 14:56:52
0
529
0

团队编号:CICC1649
团队名称:巴巴托斯
学校名称:重庆邮电大学
指导老师:孟杨,陈国平
团队成员:杨浩溢,赖小均,董川江

蜂鸟E203处理器的除法器设计主要针对低功耗和低面积的特点。为了实现加速的同时避免过多的资源消耗,设计了变周期快速乘法器,它对不同的除数和被除数数据结构有着不同的运算速度。经过理论计算,该除法器可以实现最快1周期计算完毕,平均3-5周期计算完毕,可以大幅提高除法器的运算速度,同时还可以保证无精度损失。支持补码指令(div rem)的运算。
蜂鸟E203采用了流水线式除法器,这种除法器通过将除数和被除数分成若干个部位,并在每个时钟周期内同时计算多个部位,实现了除法器的快速计算。具体而言,除法器主要由以下两部分组成:流水线寄存器,用于保存除法器每个时钟周期内所需的数据和控制信息;核心除法器,对每个流水线阶段中的数据进行部分商和余数的计算和累加操作。
为了提高蜂鸟E203的除法器性能,可以采取以下几个优化方案:
1.移位循环减法原理:通过分析一般除法器的原理,可以采用基于移位循环减法原理的普遍加速方法。这种方法适用于无符号数除法,并可以提高除法器的运算速度
2.加减交替法:加减交替法处理思想是先减后判,如果减余数后发现不够减,则下一步中改为加除数操作。这种方法可以减少在减法操作后进行余数恢复的步骤,从而提高执行速度
3.SRT算法:基于SRT算法的单精度浮点除法器设计可以采用SD表示、常数比较以及飞速转换等设计方法对除法器结构进行优化,提高除法器的性能
4.硬件实现优化:在硬件实现方面,可以对除法器的面积进行优化,例如缩减除数寄存器、取消商寄存器、缩减ALU等,从而减少硬件资源的浪费

综上所述,通过采用移位循环减法原理、加减交替法、SRT算法以及硬件实现优化等方法,可以有效地优化不恢复余数法除法器的算法性能。

喜欢0
用户评论
咚咚锵

咚咚锵 实名认证

懒的都不写签名

积分
问答
粉丝
关注
  • RV-STAR 开发板
  • RISC-V处理器设计系列课程
  • 培养RISC-V大学土壤 共建RISC-V教育生态
RV-STAR 开发板