RISC-V MCU中文社区

【分享】 生成Bitstream的DRC LUTLP-1错误解决

发表于 全国大学生集成电路创新创业大赛 2021-06-05 11:37:58
1
4734
3

队伍编号:CICC1753,队伍名称:无所谓对不队。vivado综合和实现完成后,在生成Bit文件时出现已知设计原理的DRC错误。下面图中的DRC LUTLP-1的loop错误是设计可接受的的。

且对仿真结果不影响,综合实现都通过,到生成bitstream时出现DRC错误,根据xilinx官方社区的帮助,解决了这问题。

在生成bitstream之前,进行设置。

在bitstream设置界面的tcl.pre出添加一个tcl文件,文件中包含“set_property SEVERITY {Warning} [get_drc_checks LUTLP-1]”命令


可以在每次生成bitstream之前执行tcl命令,把error降为warning。

之后就可以生成bitstream了。

喜欢3
用户评论 (1)
贤

实名认证

懒的都不写签名

积分
问答
粉丝
关注
  • RV-STAR 开发板
  • RISC-V处理器设计系列课程
  • 培养RISC-V大学土壤 共建RISC-V教育生态
RV-STAR 开发板