RISC-V MCU中文社区
贤

未通过Email认证 通过人工认证

懒的都不写签名
性别:
保密
自我介绍:
还没有介绍
关注:
0 人
粉丝:
0 人
积分:
10
贤的帖子
  • 队伍编号:CICC1753,队伍名称:无所谓对不队vivado综合后时序为例主要是有两种原因导致:1,太多的逻辑级2,太高的扇出分析时序违例的具体位置以及原因可以使用一些tcl命令方便快速得到路径信息...
    2321
    0
  • 队伍编号:CICC1753,队伍名称:无所谓对不队。vivado综合和实现完成后,在生成Bit文件时出现已知设计原理的DRC错误。下面图中的DRC LUTLP-1的loop错误是设计可接受的的。且对仿...
    4375
    1
  • 在蜂鸟E203软核中可以把需运算的数先从存储器中取出放在自定义的寄存器中吗,该怎么自定义寄存器?
    2034
    2
贤

实名认证

懒的都不写签名

积分
问答
粉丝
关注
  • RV-STAR 开发板
  • RISC-V处理器设计系列课程
  • 培养RISC-V大学土壤 共建RISC-V教育生态
RV-STAR 开发板
贤的粉丝
还没有任何粉丝
贤的关注
还没有关注任何人