蜂鸟 E203_RISC-V MCU中文社区

首页/蜂鸟 E203

蜂鸟 E203

开源教学RISC-V IP

国内首个完整开源的 RISC-V 处理器核与 SoC（Hummingbirdv2 E203），配套《手把手教你设计 CPU》教材，FPGA 可跑，处理器教学与原型验证首选。

核与 SoC 完全开源 NICE 协处理器扩展 FPGA 可跑 RV32IMAC

概览开发资料论坛讨论

🔍 点击框图可放大查看细节。

架构	RISC-V RV32IMAC / RV32EMAC，2 级流水线
扩展	NICE 自定义指令扩展接口
生态	Hbird SDK / RT-Thread / FreeRTOS / 裸机

官方文档暂无公开跑分数据，待补充。

内核架构	RISC-V RV32IMAC（可选 RV32EMAC 精简配置）
流水线	2 级流水线（取指 / 译码执行写回），面向低功耗小面积
特权模式	Machine Mode，支持 RISC-V External Debug V0.11
指令扩展	NICE（Nuclei Instruction Co-unit Extension），可挂载自定义硬件协处理单元
总线	自研 ICB 总线（指令 / 数据 / 系统 / 外设多通道）
中断	CLINT 内核局部中断 + PLIC 平台级中断控制器
SoC 外设	APB 外设 GPIO / I2C / UART / SPI / PWM（PULP 平台，Verilog 实现，可读性好）
片上存储	ITCM / DTCM 紧耦合存储，容量可配置
调试	JTAG 调试，支持 OpenOCD 与蜂鸟调试器
仿真验证	系统级仿真平台，支持 iVerilog/GTKWave 等开源与商用工具
开源协议	Apache License 2.0，可商用（教学定位，不提供质量担保）

📐 参数以数据手册为准，量产批次若有调整将在论坛公告中同步。

🛒 开发板申领、批量采购与教学套装折扣，请前往论坛对应板块发帖咨询，或通过页面底部「技术支持」联系我们。