RISC-V MCU中文社区
  • 我想问一下如何实现硬件断点呢,我在底层debug模块中定义了如下寄存器但是在顶层运行硬件断点的时候依旧会提示报错请问这种情况是顶层编译器没有支持吗?还是说要在其他的模块中再次声明?以及这个断点调试是不...
    1105
    0
  • 我想问一下如何实现硬件断点呢,我在底层debug模块中定义了如下寄存器但是在顶层运行硬件断点的时候依旧会提示报错请问这种情况是顶层编译器没有支持吗?还是说要在其他的模块中再次声明?以及这个断点调试是不...
    2790
    0
hollow

hollow 实名认证

ecg

积分
问答
粉丝
关注
  • RV-STAR 开发板
  • RISC-V处理器设计系列课程
  • 培养RISC-V大学土壤 共建RISC-V教育生态
RV-STAR 开发板
hollow的粉丝
还没有任何粉丝
hollow的关注
还没有关注任何人