全部 行业新闻 技术前沿 新品发布

系统级芯片(SoC)的复杂设计选择:RISC-V及SoC设计平台

admin
发表于 2020-12-31 09:33:41

彭剑英博士毕业于浙江大学,现任芯来科技执行总裁,主要负责RISC-V处理器及其他相关产品的研发及市场管理。她拥有多年处理器设计相关工作经验,曾任Synopsys ARC处理器高级研发经理并建立ARC中国研发中心,以及Marvel ARM CPU部门研发经理等职位。

1. 做SoC设计规划时,需考虑哪些主要因素

作为CPU IP供应商,我们从不同的客户观察到他们在做SoC设计规划时主要考虑到以下几个主要因素:

广告

●产品定义和关键技术指标:一般客户都有针对的目标市场和应用场景,所以早期的产品定义就比较明晰,比如对CPU的性能(频率,DMIPS/CoreMark等基础测试跑分)都会有明确的范围要求,其他外设IP所需的列表以及整体芯片的频率、面积和功耗等。

●硬件特性和整体架构:一旦产品定义确定,接下来就是软硬件功能划分,确定硬件模块特性,以及整体SoC架构(主要总线结构)等。通过具体应用和算法评估来确定整个SoC架构,包括总线结构、Master/Slave的个数及连接关系、存储结构,以及关键IP模块的具体特性等。以CPU为例,是否需要DSP、FPU等处理单元;存储结构(ICache/DCache,片上指令紧耦合SRAM,片上数据紧耦合SRAM)及容量大小,以及所需要的系统总线结构等。

●软件生态和用户习惯:软件生态和用户习惯是一个看不见摸不着的东西,但对SoC设计来说至关重要。软件开发环境(IDE,SDK等),基础工具链(编译器,调试器等),操作系统支持程度... 这些都关系到芯片终端客户软件开发的效率和习惯。

●综合时间、人力、资金成本的性价比:高性价比是商业客户成功的必要条件。谁都希望用最短的时间、最少的人力完成SoC软硬件的设计和验证,当然同时也希望IP费用、后续流片、封装测试费用等都是最合理的价格。

当然每个客户对这些因素的优先级或是权重会不一样。芯来科技成立2年以来,见证了RISC-V在国内的落地开花。最初,对于新兴的RISC-V,大多数的SoC设计公司都因为软件生态和用户习惯而持观望态度。随着RISC-V整个软硬件生态的蓬勃发展,现在我们看到越来越多的客户因为性价比、差异化的产品定义和灵活的扩展性等优势,开始选择RISC-V。

2. 目前主流的SoC在选择处理器内核IP时主要基于什么标准?如何实现差异化设计?

SoC设计时对处理器IP的选择,确实存在一定的统一标准,比如硬件指标、软件指标、稳定性及价格等因素。

硬件指标主要包括:

●在特定工艺下,频率、面积、功耗参数要求,以及典型CPU基准测试跑分(DMIPS,CoreMark等);

●不同的指令集组合,如RISC-V 32位或是RISC-V 64位指令集、DSP、单双精度FPU等;

●存储单元结构及大小;

●中断个数和优先级,响应速度等;

●支持的总线接口类型及时钟频率比等。

软件指标主要包括:

●完善的软件开发环境和开发平台(IDE,SDK等);

●成熟稳定的工具链(编译器,仿真器,调试器等);

●标准的软件接口以及丰富的算法软件库等;

●友好的第三方软件支持((Segger、IAR、Lauterbach等);

●主流的操作系统支持(RTOS,Linux等)。

稳定性主要是CPU IP需要充分验证,在不同的工艺和测试平台上都要有足够的鲁棒性。价格主要包括授权费用和后续的支持和维护成本。

怎样给客户提供有竞争力的差异化设计?这一直也是芯来科技在探索和努力的方向。目前我们主要从以下几个方面考虑:

1)高度可配置的处理器IP

芯来所有RISC-V CPU IP都包含丰富的可配置选项,客户可以通过图形化界面配置其所需的参数来满足性能需求又不浪费额外资源,例如中断个数和优先级,ICache/DCache大小,是否需要片上指令和数据SRAM,乘法周期数等等。然后再生成其所需的代码。

2)RISC-V指令集的可扩展性(用户自定义指令)

在RISC-V指令集定义中已经预留了部分编码空间给用户自定义指令,芯来科技提供了NICE(Nuclei Instruction Co-Unit Extension)扩展方案。客户根据特定领域应用分析需要硬件加速的算法和定义对应指令,基于芯来RISC-V处理器微内核预留了NICE接口以实现针对特定领域的加速单元。加速单元可以和处理器微内核共享存储等资源,从而可以极大地提高能效比,也可以助力客户快速开发出面向特定领域架构具备差异化的产品。

3)面向细分领域的硬件加速模块

针对某些细分领域的SoC设计,芯来科技也提供不同的灵活硬件加速方案,比如处理器物理安全增强模块、双核锁步、矢量模块、NPU模块等。

3. SoC设计领域有什么新的技术和应用趋势值得关注?

随着5G和AIoT时代的到来,越来越多的智能化应用场景诞生,也就有了“应用和软件定义芯片SoC设计”的趋势,对产品快速迭代也提出了新的要求。这就意味着,SoC设计需要:

●更有效地解决具体实际场景的问题

●更快的市场响应速度

●具备特性差异化和成本优势

我认为目前SoC设计主要有以下几个关键趋势:

●DSA(Domain Specific Architecture or Domain Specific Accelerator), 面向专用应用领域的协处理器加速器

DSA的目标就是提升计算的能效比,因此可以更好地满足SoC设计的差异化、安全性以及推向市场的时效性。如何达成这个目标?其中一个核心理念是“术业有专攻”,在硬件领域便是用专用硬件满足特定领域需求。但这跟一般的ASIC硬件化不同,DSA要满足的是一个领域的需求,解决一类问题而非单一问题,因此能够实现灵活和专用性的平衡。就处理器领域而言,DSA可以被解释成Domain Specific Accelerator, 即在通用处理的基础上,扩展出面向某些领域的加速器,以提升解决该领域问题的效率。

●全栈式的SoC设计平台化

全栈式的SoC设计平台化可以极大缩减传统SoC设计周期和设计成本。一站式的SoC平台可以提供SoC软硬件设计的整体解决方案,一般包括SoC设计所需的基础共性IP、SoC架构、测试用例、操作系统、软件驱动、算法库和开发工具等模块。目前,芯来科技面向MCU、AIoT等应用领域,已经推出了基于芯来RISC-V 处理器的全栈IP整体解决方案,包括预集成的整体SoC模板(包含芯来的基础IP库,统一的IP接口和总线结构等)、软件硬件驱动、NMSIS算法库、完备移植好的操作系统示例和芯来自己的IDE/SDK等一系列开发环境。让客户在SoC设计上确保按需定制,不浪费资源,帮助客户降低研发投入,提高研发效率和质量。芯来全栈IP平台可以承担客户80%的通用SoC设计验证工作,而让客户投入更大的精力专注于20%的专用SoC设计。

●chiplet新的IP复用模式

在后摩尔定律时代,芯片集成度越来越高,SoC设计越来越复杂,为了降低整个芯片SoC设计周期以及开发总成本,Chiplet模式成为一个流行的趋势。Chiplet 其实就是一颗具有一定功能的裸片(Die)。 基于Chiplet 模式,首先将需要实现的复杂功能进行分解,然后开发或是复用已有不同工艺节点、不同材质、不同功能的裸片,最后通过 SiP(System in Package)封装技术形成一个完整的芯片。因此Chiplet 就是一种新的IP复用模式 - 以芯片裸片的形式提供。

Chiplet除了可以解决数字电路和模拟或接口电路在工艺节点上的错位问题外,也可以给SoC设计提供更大的灵活性。例如,有些SoC设计在不同场景下,对接口或模拟的通道数量要求不同,如果都集成在一颗die上缺乏灵活性,性能、功能和面积(也就是所谓的PPA)方面难以做到最优。Chiplet通过数字和模拟更好地解决了场景化的灵活性问题,当然同时chiplet也面临着诸多挑战,例如接口标准化、接口间巨大的数据量造成裸片和裸片间互联所产生的大功耗等问题。

4. 当前的SoC设计在性能、功耗和尺寸方面面临哪些挑战?有何解决方案?

随着摩尔定律的放缓,先进工艺(28nm->22nm->14nm->7nm->5nm)成本不断攀升,SoC 设计不能再单单寄希望于工艺节点缩小来满足性能、功能和面积尺寸的要求。

在SoC设计中,性能、功能和面积三者往往是不能同时满足的,只能尽量去达到完美的折衷。比如在不影响性能的前提下使用Clock Gating、Power Gating、Multiple Power Domains等低功耗技术,但代价是面积会大一些。所以PPA折衷策略没有一致的标准,而是要结合实际应用具体情况具体分析。

所以我认为SoC设计只能按需设计,合适即可才能更好地解决PPA的挑战。当然这个按需设计主要还是体现在上面讲到的IP复用支撑点上:

●高度可配置的复用IP - 根据PPA需求可以灵活配置不同的IP参数,在满足性能的前提下不浪费面积和功耗;

●全栈式的SOC设计平台 - 根据PPA需求可以灵活选择所需要的IP模块,并且采用统一的IP接口,减少IP互联的面积和功耗;提供软硬件的整体解决方案,进一步提升软硬件协同设计,功能划分合理,减少硬件设计复杂度等。

5. 物联网和边缘计算等领域对SoC设计的要求跟移动计算/个人电脑有什么不同?如何选择合适的处理器内核?

从个人电脑到移动计算(手机),芯片SOC设计(也包括处理器发展)主要为单一应用、重点产品驱动。而目前随着5G、AIoT、边缘计算等应用场景多点开花,而且都还没有明确的行业标准和规范,应用场景更多元化,需求更碎片化,单品需求适量,创新迭代变快,也需要更快的市场响应速度。因此芯片SoC设计定制化成为趋势。而处理器作为SoC的整个控制大脑,在选择上除了传统的PPA硬件指标,完整的基础软件工具链和生态外,更看重的是处理器的灵活性和扩展性来满足差异化和多样化的设计,以及技术壁垒的建立。

ARM在这些新兴领域也没有绝对的生态优势,因此开放且拥有精简、低功耗、模块化、可扩展等技术优势的RISC-V在AIoT和边缘计算等领域及需要定制化的场景将大有可为。

除了技术上的灵活性,RISC-V也能为AIoT、边缘计算等领域带来显著的成本优势。国际市场分析机构Semico Research在其名为“RISC-V市场分析:新兴市场”的报告中指出,预计到2025年,市场将总共消费624亿个RISC-V CPU内核,而中国将拥有全球最大的市场空间。

芯来科技已经发布超低功耗的N100、N200、N300系列,以及高性能的600和900系列(包含32位、64位架构)RISC-V处理器IP产品,它们不仅具备丰富的可配置选项,让客户灵活自由选择,而且针对一些垂直细分领域提供单独的可选特性。我们希望和国内的客户一起“引领RISC-V开放生态, 赋能AIoT创新变革”。

147 0

你的回应

关注我们

微信扫码登录 点击刷新二维码