在 Verilog TestBench 中运行测试用例
我正在尝试ubuntu中测试RlSC-V 处理嚣书中所提供的方法。
操作如下:
git clone https://github.com/SI-RISCV/e200_opensource.git
cd <your_e200_dir>/vsim
make install CORE=e203
make compile
下一步 make run_test 中出现了问题。 报错如下图:

我是linux新手, 希望能得到帮助成功编译。
Kaysar1056 天前 ·
38 楼
回复 nn爱学习:
你解决了吗,我也有
解决了、不过几年前的事情了。
你编辑一下执行的文件。在指令里去掉 &。
如果想用tee 来记录屏幕信息、那么直接在 | 后面写就可以。不需要 &。
& 是为了在后台执行命令。
💡 请 登录 后参与讨论(微信扫码即登录/注册)
帖子信息
版块开源蜂鸟E203
回复225
浏览52508
发布2020-11-02 04:42