🔍 搜索帖子 / 资讯 / 芯片型号…
论坛/开源蜂鸟E203/[提问]蜂鸟E203移植ZYNQ7000开发板 跑nice例程 联合仿真出错
[提问]蜂鸟E203移植ZYNQ7000开发板 跑nice例程 联合仿真出错
开源蜂鸟E203 作者 Ada 发布于 2021-08-31 11:15(1865 天前) 6026 浏览

蜂鸟E203移植到ZYNQ的zedboard开发板,helloworld例程成功。

但是用nice接口例程 生成的.verilog文件联合仿真时,vivado报以下错误。


这些错误对应的verillog代码如下:基本都是断言前后,感觉跟复位有关系,但是又不知道是不是



全部回复 7
胡灿
胡灿1864 天前 · 1 楼
回复 Ada:

我回复了图片 但是评论似乎不能发送图片,我nuclei studio无错误无警告,生成了.verilog.

define FPGA_SOURCE也放在了config.v里面。其他设置也都设置了。tb路径也改了。仿真还是报错 。我把断言屏蔽以后 还会报其他文件里面的断言错误

那就重新建个工程,按这个流程再走一遍试试看

Ada
Ada1864 天前 · 2 楼
回复 胡灿:

nuclei studio报的啥错?可以贴出来看看

你上面是vivado报的错,跟那个帖子里面明显不一样的地方就是define FPGA_SOURCE放的位置,你放在system.v里面,其他用到断言的还是打开

我回复了图片 但是评论似乎不能发送图片,我nuclei studio无错误无警告,生成了.verilog.

define FPGA_SOURCE也放在了config.v里面。其他设置也都设置了。tb路径也改了。仿真还是报错 。我把断言屏蔽以后 还会报其他文件里面的断言错误

胡灿
胡灿1864 天前 · 3 楼
回复 Ada:

我的设置的步骤跟帖子都是一样的,只不过nice的那个例程,我用NS建工程的时候用的demo_nice那个例程。但是就一直报错

nuclei studio报的啥错?可以贴出来看看

你上面是vivado报的错,跟那个帖子里面明显不一样的地方就是define FPGA_SOURCE放的位置,你放在system.v里面,其他用到断言的还是打开

Ada
Ada1864 天前 · 4 楼
回复 胡灿:

https://www.rvmcu.com/community-topic-id-386.html

参考一下这个帖子,里面有详细的步骤。



我的设置的步骤跟帖子都是一样的,只不过nice的那个例程,我用NS建工程的时候用的demo_nice那个例程。但是就一直报错

胡灿
胡灿1864 天前 · 5 楼
回复 Ada:

我在system.v里面加了

https://www.rvmcu.com/community-topic-id-386.html

参考一下这个帖子,里面有详细的步骤。



Ada
Ada1864 天前 · 6 楼
回复 胡灿:

在vivado里面仿真要把断言关掉,可以加上一个define FPGA_SOURCE,断言的就不会编译进去

我在system.v里面加了

胡灿
胡灿1864 天前 · 7 楼

在vivado里面仿真要把断言关掉,可以加上一个define FPGA_SOURCE,断言的就不会编译进去

💡 请 登录 后参与讨论(微信扫码即登录/注册)