登录

一键登陆

例如

例如相关的小组

例如相关的帖子

请问，测试用例.verilog文件是怎么生成的呢？

处理器运行仿真结果例如打印

在仿真时需要添加.verilog文件，但我们编译产生的是.elf或者.hex文件，想知道这个.verilog文件是怎么生成的？在common.mk文件中，有C_OBJS : $(C_SRCS:.c.o...

来自：开源蜂鸟E203版块（栖梧发表于：2069 天前）

6392

9

0

热门标签

NucleiStudio HbirdV2-SoC 科技处理器 RISC-V 支持 IP 集成电路 of the to 系统技术课程生态发布芯片软件开源安全 Hbird-SDK nuclei-sdk DDR200T openocd 学生 gcc 算法 pqc 计算数据更多...

RV-STAR 开发板