verilog

verilog相关的小组

verilog相关的帖子

我想能看懂risc v cpu设计代码，要看哪些书？

verilog 语法

我是软件专业的，了解过verilog语法，想从rtl抽象级别上了解计算机的原理，然后买了一本手把手教你设计cpu这本书，我感觉我是有点不自量力，觉得了解verilog语法就能看懂，想问一下，我接下来应...

来自：开源蜂鸟E203版块（oomdy发表于：1827 天前）

3815

1

0
readmem函数读取.verilog文件

文件是什么意思部分 verilog

请问verilog文件开头部分的00080000是什么意思？？

来自：开源蜂鸟E203版块（王志军发表于：1461 天前）

3307

3

0
【分享】生成RISC-V的FPGA工程

verilog quot false fpga-rocket-chip Calibri cd

CICC3922 抛砖引玉1.可参看 https://github.com/cnrv/fpga-rocket-chip$ git clone --recursive https://github.co...

来自：全国大学生集成电路创新创业大赛版块（发表于：1258 天前）

2322

0

0
【求助】求助 E203移植到自己开发板之后，ila抓取信号，IFU模块输出的ir和pc不对应

文件 verilog 应该输出之前 IFU

之前试图将蜂鸟E203移植到自己的FPGA开发板，由于自己的开发板上只有一块flash，因此参考了论坛里面的帖子，附上大佬的链接：https://www.riscv-mcu.com/community...

来自：全国大学生集成电路创新创业大赛版块（发表于：1120 天前）

2380

0

0
【分享】语法纠错和testbench的自动生成

testbench verilog 安装语法需要自动

1.队伍介绍队伍编号：CICC2663 队伍名称：太湖电子竞技小队2.内容简介在编写Verilog代码时，我一般都是先在编辑器上写完，因为编辑器vscode或者notepad++可以提供语法高亮和自动...

来自：全国大学生集成电路创新创业大赛版块（发表于：950 天前）

3016

0

3
【求助】 2023.10最新版出现\"/bin/sh:行1: riscv-nuclei-elf-objcopy：未找到命令\"

文件 verilog NICE 命令 sed Test.verilog

linux上更新了最新版本的SDK软件后，执行编译出现了riscv-nuclei-elf-objcopy -O verilog “NICE_Test.elf” “NICE_Test.verilog”;...

来自：NucleiStudio讨论专区版块（Mrpp发表于：380 天前）

1320

1

0

热门标签

Hbird-SDK 创新 RISC-V 科技芯片产品 IP 中国 CPU NucleiStudio openocd 调试器开源 nuclei-sdk RV-STAR 安全场景支持计算 HbirdV2-SoC 系列初学者 gcc 性能内核 CM32M433R-START 峰会 DDR200T MCU200T 处理更多...

RV-STAR 开发板

懂得分享的人，往往能收获更多

一键登陆

verilog