-
大家好，我尝试用make bit生成bit文件，在vivado综合日志中出现很多模块has unconnected port，只是warning可以成功生成bit文件。在相关模块的例化文件中发现这些模...
-
开始阅读E203的代码，一直为找一个方便的IDE烦恼。普通的IDE、文本编辑工具虽然可以阅读verilog代码，但是无法展现各个模块之间的关系、也无法方便地在各个模块之间跳转。尝试了Vivado建个...
-
1.针对上期问题已解决，写在这里大家遇到同类问题，在IoT-Studio下面如何配置openocd，添加芯来科技提供的sdk里面的配置文件即可，如图：这样配置之后，调试参数也和这个一样，即可完成RV-...
-
搭建soc时候，可以内部接并行的flash IP，写了控制接口，转换接口，这可行吗？还需要怎加哪些模块呢
-
一、存储器读写字节数NICE接口在存储器请求通道多了一个nice_icb_cmd_size信号，取消了原来的eai_icb_cmd_wmask。从e203_lsu_ctrl.v中的相关代码可以得知，c...
-
请问一下大家有没有扩展过E203的外设，我按照203外设总线挂在模块的方式复制了一个pwm模块作为第16个外设，将地址设为10050000，但是，上面代码一写入这个地址就卡死，复位都不管用。不知道问题...
-
e203的三个pwm模块，设定周期的都是pwmcmp0寄存器，然后这个寄存器也有一个pwm输出，然后根据书上的图，这个pwm0引脚输出的也都应该一直是0V咯，那其实每个pwm模块只有3路pwm输出呀
-
本队伍编号CICC3042，本文介绍在蜂鸟处理器上运行RT-Thread实时操作系统，并进行ESP8266 wifi模块开发。 在蜂鸟配套的sdk中提供了RT-Thread的移植 https://g...
-
本队伍编号CICC3042，本文重点介绍蜂鸟处理器和OV5640模块的结合方式、OV5640的窗口调节，以及图像的resize方法，试图以一种简单快速的方式得到令人满意的OV5640的输出图像，为进...
-
芯片设计赛道01赛道组织单位主办单位：中国电子学会承办单位：东南大学南京市江北新区管理委员会协办单位：示范性微电子学院产学融合发展联盟江苏省产业技术研究院专用集成电路技术研究所南京江北新区产业技术研创...
-
我们的队伍编号是CICC2962，这是我们第五次分享，接下来我将分享一下如何将SD卡驱动模块挂载至外设总线上，并且发送一条读指令。这是外设总线上被保留的接口信号，我们将所写的代码与之相连接，并且在顶层...
-
1、队伍介绍 队名：穿越时差队。报名编号：CICC2297 2、项目实现 上一篇分享文档介绍了Camellia算法的基本原理，这一篇文档我们来介绍Camellia的具体实现方式。...
-
队伍编号：CICC1905 团队名称：青稞战队本设计的DES控制模块是使用有限状态机（FSM）实现的。FSM的现态是边沿触发的，根据rst_n复位信号和start启动信号进行现态的赋值；次态逻辑设...
-
团队名称：Great Bee 大家好，本团队此次分享的内容为时钟移相电路加速模块的设计。数据接收时由于传感器输出的LVDS信号，即低压差分信号，LVDS信号是利用一个低压差分对的相对关系来表...
-
队名称：Great Bee大家好，本团队此次分享的内容为FPGA的图像采集过程。模块设计时写操作用了一个片内FIFO作为写缓存，并设计了向FIFO写数据模块将配置数据写入FIFO中，之后模块产生S...
-
团队名称：Great Bee大家好，本团队此次分享的内容为数据预处理软核加速模块的设计模块的主要功能是进行图像还原，即将16通道的并行数据拼接成行传输的形式。这个模块是十分必要的，如果不进行数据整理上...
-
大家好，我们是华芯极客队，报名编号是CICC3877，本次与各位老师和同学一起交流GPS/北斗双模定位模块的移植。BH-ATGM332D 是野火设计的高性能、低功耗GPS、北斗双模定位模块。它采用中科...
-
在仿真中出现未定义的模块。可是所有的.v文件都有
-
RISC-V 蜂鸟E203平台在黑金的AX7050上移植搭建，想查看IFU模块的内部信号，于是调用ila查看，却发现没有任何波形输出，FPGA实现是可以正常run编译之后可执行文件的。图1是用ila抓...
-
在alu模块中，可以看到mdv模块（长乘/除模块），具有长周期标志指令但是这条指令在mdv模块中一直为0在E203中，每条长指令在解码后数据会一直带着Tag,从disp->alu->lon...
-
把软核移植到自己的FPGA板卡后，需要设计硬件模块，设计的硬件模块怎么与软核通信呢？通过软核的ICB总线吗？如果想把ICB总线转为AXI总线，需要哪些操作呢？
-
现在我要用block design搭建SOC，需要将总线转为AXI。按照论坛中的帖子，将e203_subsys_mems模块中的sirv_gnrl_icb2axi模块放到system层中，然后声明输入...
-
在官方例子里面，GPIOA的16和17引脚是串口用的，如果想要修改串口使用的GPIO引脚该怎么改啊？还有一个问题，就是我把GPIOA的17引脚在原理图高亮了，这个信号的为什么接在了spi1模块下而不是...
-
在BIU模块中，为了砍断外界与处理器核内部之间的时序路径，在汇合的 ICB 总线处插入一组乒乓缓存（ Ping-Pong Buffer ）。使用乒乓缓存（Ping-Pong Buffer ）砍断时序路...
-
团队名：我要吃火锅团队成员：刘凌邑、陈展、徐彦松团队指导老师：蒋剑飞，景乃锋作品简介：本项目基于蜂鸟E203 SoC进行扩展，在限定的FPGA上构建面向物品识别与分类的SoC，进而完成对于垃圾分类、人...
![[精华]](/public/images/jht.gif "[精华]")
![[火]](/public/images/hot_1.gif "[火]")
![[超级火]](/public/images/hot_3.gif "[超级火]")