RISC-V MCU中文社区
全国大学生集成电路创新创业大赛

全国大学生集成电路创新创业大赛

43 个讨论话题
创建于 2021-02-07 组长:admin
芯来RISC-V杯交流讨论专区

  • 刚开始接触学习e203,仿真的第一步就遇上问题。按照手册在linux环境下跑仿真遇到如图错误:有人说是e203版本问题,遂下载了更早的版本:https://github.com/SI-RISC-V/e...
    初醒 发表于 41 天前
    333
    0
    3
  • 一、NICE接口简介       在开发过程中,为了提高特定领域的性能,同时降低功耗,可以考虑利用定制的硬件协同单元,蜂鸟E203内核支持用户创建自定义指令,主处理器与协处理器通过NICE(Nucle...
    clever 发表于 44 天前
    431
    0
    10
  • 蜂鸟E203怎样外部的摄像头进行数据传输
    卡比巴拉的海 发表于 48 天前
    207
    0
    0
  • 提出问题用最新的官方编译器得到的汇编文件在程序开始运行时会有很多初始化和预处理的步骤,但是仿真时不需要这些初始化,我们只关心main函数开始后CPU及NICE_core的表现。否则可能会仿真很久。解决...
    leon 发表于 48 天前
    351
    0
    2
  • 如题,尝试把e200_opensouce开源项目下到本机,但是一直出错,linux和xshell都试过了,都不行,求助论坛,希望能有高手来解答!
    发表于 52 天前
    230
    1
    0
  • 打开仿真顶层文件tb_top.v,存放在ITCM模块里面的指令是通过readmemh函数读入.verilog文件实现的:下面通过对NucleiStudio IDE进行设置,实现将c project编译...
    Jue 发表于 52 天前
    527
    0
    4
  • 一、存储器读写字节数NICE接口在存储器请求通道多了一个nice_icb_cmd_size信号,取消了原来的eai_icb_cmd_wmask。从e203_lsu_ctrl.v中的相关代码可以得知,c...
    leon 发表于 53 天前
    321
    0
    0
  • 第一步 选择RTL文件创建Vivado工程后,将e203_hbirdv2-masterrtle203下的所有Verilog文件加入工程;此外还有fpgamcu200tsrc目录下的system.v文件...
    leon 发表于 53 天前
    550
    0
    4
  • 请问doc文档中的仿真流程中,圈出的那一个命令是什么意思?rv_linux_bare_19_-12-11-07-12是什么文件夹?
    J 发表于 53 天前
    341
    1
    0
  • 从GitHub上下载的压缩包解压后,按照doc目录下的手册,进行操作后,发现报错。打开Makefile发现,e203原版的仿真工具是iverilog。我的仿真工具是vcs,故需要修改Makefile文...
    蓝天 发表于 53 天前
    529
    5
    0
  • NICE接口和协处理器之间怎样实现通信
    卡比巴拉的海 发表于 57 天前
    411
    1
    0
  • 集创赛讨论区开放啦~~~~欢迎报名参加全国大学生集成电路创新创业大赛“芯来RISC-V”杯的同学们来此讨论交流,做相关经验分享
    admin 发表于 89 天前
    855
    0
    1
  • “芯来杯RISC-V杯”开发板申请参赛所选用的FPGA开发平台限定于Xilinx FPGA,不得采用内含硬核处理器的FPGA芯片(包括不限于ZYNQ等),具体型号和开发板厂家不限;芯来科技将为参赛队提...
    admin 发表于 89 天前
    963
    0
    0